Mikrorechner-Technik: Band II Busse, Speicher, Peripherie by Helmut Bähring

By Helmut Bähring

Dieses zweibändige Lehrbuch bietet eine verständliche Einführung in den Aufbau und die Funktionsweise von Mikrorechnern, d.h. von universell einsetzbaren und programmierbaren Digitalrechnern, die als Kern einen oder mehrere Mikroprozessoren enthalten. Der zweite Band befaßt sich mit den Komponenten, die einen Mikroprozessor zu einem Mikrorechner erweitern. Im einzelnen werden Eingabe- und Ausgabebusse, die agency und Verwaltung des Arbeitsspeichers sowie die wichtigsten Steuer- und Schnittstellenbausteine behandelt. Weiterhin wird die Funktionsweise von Mikrocontrollern erläutert; dies sind vollständige Mikrorechner, die auf einem einzigen Halbleiterchip integriert sind. Anhand umfassender Fallstudien werden die vielfach verwendeten Bausteine, insbesondere der Firmen Intel, Motorola und Analog units, detailliert beschrieben. Für Studierende der Informatik, Elektronik, Elektrotechnik und Kommunikationstechnik.

Show description

Read or Download Mikrorechner-Technik: Band II Busse, Speicher, Peripherie und Mikrocontroller (Springer-Lehrbuch) (German Edition) PDF

Similar german_4 books

Die Zerspanbarkeit der metallischen und nichtmetallischen Werkstoffe (German Edition)

Biicher iiber ein bestimmtes Fachgebiet stellen meist eine artwork Bilanz dar. Die vielen Einzel-und Teilergebnisse, die sowohl bei der systemati schen Forschung wie auch bei den praktischen Betriebserkenntnissen im Sinne einer Ganzheitsbetrachtung geordnet und klar anfallen, sollen gestellt werden. Von den in neuerer Zeit erschienenen zusammenfassen den Werken iiber die Zerspanbarkeit behandelt das Buch von LEYEN SETTER!

Zwischen Glaspalast und Palais des Illusions; Form und Konstruktion im 19. Jahrhundert

Konstruktion und shape, Funktion und Gestalt bedingen einander in vielfältiger Wechselbeziehung. Das gilt für die Bauwerke des 19. Jahr­ hunderts ebenso wie für die heutige Architektur. Diese Feststellung je­ doch ist so allgemeiner paintings, daß sich daraus schwerlich ein fruchtbarer Ansatz für die Lösung von Bauproblemen ableiten läßt.

Extra info for Mikrorechner-Technik: Band II Busse, Speicher, Peripherie und Mikrocontroller (Springer-Lehrbuch) (German Edition)

Sample text

Nachteilig am PCI-Bus ist, daB er keine Multiprozessor-Unterstiitzung bietet und relativ hohe Anforderungen an das Betriebssystem (genauer das BIOS - Basic Input/Output System) zur Konfigurierung des Rechnersystems stellt. Die Ubertragung iiber den PCI-Bus erreicht die folgenden (gerundeten Spitzen-) Leistungsdaten, bei denen der erste Wert fiir einen Bustakt von 33 MHz und 32 bit Busbreite, der zweite fiir 66 MHz und 64 bit Busbreite angegeben ist. Die Werte flir die Burst-Ubertragung gehen von sehr langen Bursts aus, so daB der Mehraufwand fiir die AdreBausgabe zum ersten Datum vernachlassigt werden kann .

Diese wird als Hub-Architektur (Hub Architecture) bezeichnet. Bei diesem Chipsatz wird die North Bridge (Host-Briicke) Speicher-ControllerHub (Memory Controller Hub - MCR) genannt. Neben dem Speicher-Controller und seiner Schnittstelle zum Arbeitsspeicher enthalt der MCH die spezielle Schnittstelle AGP fiir Graphikeinheiten, die wir in einem spateren Unterabschnitt beschreiben werden. Die South Bridge wird als Ein-/Ausgabe-Controller-Hub (I/O Controller Hub - ICH) bezeichnet. Beide Hubs sind durch eine schnelle dedizierte Punkt-zu-PunktVerbindung (Hub Interface) verbunden.

Auf diese Weise setzt sich auf eindeutige Weise der Knoten mit den hochstwertigen dominanten Bits durch. Dieser Knoten muB wiederum solange warten, bis er anhand des BUSY-Signals die Beendigung des letzten Buszugriffs feststellt. B. in einem ausgezeichneten Busmaster integriert sein kann. Alle Knoten konnen iiber eine gemeinsame Leitung BRQ den Buszugriffbeim Arbiter anfordem. Dieser bietet iiber die Leitung BGR der ersten Komponente den Zugriff an. Falls diese das Zugriffsrecht momentan nicht benotigt, reicht sie es an ihren ,,rechten" Nachbar weiter'", Auf diese Weise bekommt stets die erste Komponente in der Kette den Zugriff, deren samtliche linken Nachbam momentan keinen Zugriff wiinschen - das heiBt, die Prioritiit der Teilnehmer steigt mit ihrer Nahe zum Arbiter.

Download PDF sample

Rated 4.48 of 5 – based on 48 votes